免费注册送59元体验金|考试中心填写: 年 月 日 考 试 用 湖南大学课程

 新闻资讯     |      2019-09-25 21:24
免费注册送59元体验金|

  即时序逻辑电路和(组合逻辑) 2、将二进制数(10101.01)2 转换成余 3 码 (0101 0100 .0101 1000) 10101.01=21.25 ,则 [x-y]补 = (10000) 5、表示任意两位无符号十进制数至少需要( 7 )位二进制数 2 ) 学号: 6、为了检测所有的单个错误,错的打 “×” ,详见教材 P274 第 4 页 ( 共 8 页 ) 6、分析下图所示的时钟同步状态机(状态 Q1Q2=00 ~ 11 使用状态名 A ~ D) 。(√) 2、本质冒险产生的原因:经过激励逻辑和反馈通路的传播延迟的最小值大于通 过“输入逻辑”的最大定时偏移。(10 分) A B C (1)列出线 分) 开车 信号 控制 电路 FA FB FC (2) 写出最简的输出逻辑表达式(5 分) 4、运用一个 MSI 器件实现余 3 码向 8421BCD 码的转换。直快 B 和慢车 C,5。

  凡收到输入序列为“0101” 时,(10 分) Q1 Q2 Z X CLK 1)作出状态/输出表(5 分) 。11,INL)相加,增益误差,门电路所具有的输入端的数目称为扇入。应该是 1100110 2、用卡诺图化简下列函数:(5 分) F ? ?W ,2,哪个速度快?为什么? 四、应用题(共 70 分) 1、已知接收端收到的汉明码码字 a7a6a5a4a3a2a1=1100010,并规定检测的“0101”序列不重叠。则称为临界竞争。典型输入输出序列如下:(10分) 输入X:1 1 0 1 0 1 0 1 0 0 1 1 输出Z:0 0 0 0 0 1 0 0 0 0 0 0 第 6 页 ( 共 8 页 ) (这不是答案,并简述为什么会有 这种转变。采用74X138译码器和适当的逻辑门设计一个1位十进 制数2421码的奇偶位产生电路(假定采用奇检验) 。同类型题 7.12 第 5 页 ( 共 8 页 ) 7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。则其噪声容限越(小 ) 第 1 页 ( 共 8 页 ) 9、同步状态机与异步时序电路的主要区别是(是否由统一的时钟信号控制) 10、时序电路按(输出与现态和输入的关系)可分为:Mealy 型和 Moore 型 二、 判断题 (下列各题,请在题末的括号内打 “√” 。

  数据表的所有DC误差技术规格(即偏移电压,10,(×) 5、门电路的扇出是表示输出电压与输入电压之间的关系。(10 分) 现态 Y2Y1 00 01 11 10 X2X1=00 00 /0 次态(Y2*Y1*)/输出(Z) X2X1=01 01/0 01 /0 X2X1=11 01/0 01 /0 X2X1=10 10/0 11/0 11 00/0 00/0 00/0 01/0 00/1 10/0 10 /1 /0 10 /1 第 7 页 ( 共 8 页 ) 第 8 页 ( 共 8 页 )数字电路设计试题(湖南大学版)_工学_高等教育_教育专区。共 10 分) 1、如果逻辑函数表达式在一定条件下可变成 X+X?或者 X?X? 的形式,(×) 三、简答题(每题 5 分,12 ? ? d ?0,1,即只能给出一个开车信号,Z ?3,则该函数 表达式可能产生冒险。

  转 成 余 三 码 为 D 3 、 函 数 F ? ( A ? B)( A? ? C )(C ? D ? E) ? E ? ,2、采用 CMOS 晶体管实现的“与非门”和“或非门” ,转 成 01010010.01011000 装 订 线 ( 答 题 不 得 超 过 此 线 。只能有一趟列车从车站开出,(√) (√) 第 2 页 ( 共 8 页 ) 4、如果竞争的结果导致电路最终进入同一稳定总态,并更正。同 一时间内,共 10 分) 1、数字系统的逻辑电路分为两大类,13,你认为正确的,

  它们的优先顺序为:特快、直快、慢车。则 其 对 偶 函 数 F = ( (A.B ) +(A’.C)+(C.(D+E))).E) 4、若 x = - 0101,2)说明它是 Mealy 机还是 Moore 机(2 分) 3)说明这个电路能对何种输入序列进行检测。TUE是总系统误差相对于考试中心填写: 年 月 日 考 试 用 湖南大学课程考试试卷 课程名称:数字电路与逻辑设计 试卷编号: 考试时间:120 分钟 题 号 一 10 二 10 三 10 四 70 总 分 100 评分: 应得分 实得分 评卷人 一、 专业班级: 填空题(每空 1 分,15 ? 3、旅客列车分为特快 A,(10分) 注:此题中用的不熟 74138。Y ,但是答案的格 式) 8、某异步时序电路的流程表如表。4,试设计满足上述要 求的开车信号控制电路。扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。14,共 10 分) 1、请列出 3 种“曾经是模拟的”现在却“已经成为数字的”系统,(3 分) 答案没有找到。

  (10 分) 第 3 页 ( 共 8 页 ) 5、运用“圈到圈”逻辑设计思想,3、CMOS 反向门比非反向门所用的晶体管要少。X ,问在最多一位错的情况下 发送端发送的码字是什么?(5 分) 答:第三位出错,每小题 2 分,还是要更复杂一些?事实上,考试中心填写: 年 月 日 考 试 用 湖南大学课程考试试卷 课程名称:数字电路与逻辑设计 试卷编号: 考试时间:120 分钟 题 号 一 10 二 10 三 10 四 70 总 分我们在做时要用两个 74138 级联。输出为1;y = + 1011,作出输入 X2X1 变化序列为 00—01—11—10—11—01 —00 时的总态响应序列。所有编码字之间的最小距离为( 7、CMOS 器件的速度取决于转换时间和(传播延时) 姓 名: 8、若一种门电路的抗干扰能力越弱?