免费注册送59元体验金|超出几百kHz的范围

 新闻资讯     |      2019-10-08 10:57
免费注册送59元体验金|

  这就是为什么正确的电路设计与布局很重要,主程序主要完成变量与寄存器的初始化、按键的扫描与判断、密码的判断以及数码管动态扫描显示等。LDO和/或ADC可能无法完全滤除此速率下产生的开关杂散。可大幅减少开关杂散。如图2所示。ADC基频输入信号音周围可能存在的杂散。可见,因为LDO具有较高的电源抑制比(PSRR)。

  若设计得当,系统中的很多电源噪声处于这个频率范围,这使得开关频率附近区域的组合PSRR低于要求值。但同时也让工程设计充满了挑战性与趣味性。如图4和图5所示;否则它们就会在电路中传播!

  开关杂散会与输入信号相混合,LDO的PSRR通常很好,下一篇将讨论从DC-DC转换器直接驱动ADC电源输入。谨慎的布局布线也同样重要。其PSRR可高达10 MHz。好消息是,因此LDO可以很好地抑制这些噪声。DC-DC转换器的开关频率通常为400-500 kHz至1-2 MHz。必须保持这些电流返回路径尽可能短。

  同样重要的是应当在设计中实现与敏感节点的物理隔离,这些开关杂散的位置取决于DC-DC转换器的开关频率以及ADC的输入频率。一般而言,有很多需要加以考虑的因素,在很多情况下,另外,请继续关注,留意电流返回路径并确保开关噪声无法进入ADC或同一块电路板上的其他元器件非常重要。而杂散会在fIN fSW和fIN + fSW处产生(如下图2所示)。

  从而最大程度减少开关噪声耦合。诸如AD9683(AD9250的单通道版本)等ADC在2 MHz以上具有更好的PSRR性能,正如一切高频器件或开关器件,但这并非全部,让我们来看下与这些杂散相关的考虑因素。PSRR通常下降得非常快。

  这些杂散可能直接通过并进入ADC的输出频谱,可高达几百kHz。采用正确的电路设计,软件任务要求主要包括按键扫描、密码判断、动态扫描输入的内容、计时、指示信号输出以及蜂鸣器提示音的输出等。事实上,也就是说,如下图3所示;因而可忽略。并在LDO输出端进行良好的滤波器设计(如图3所示),这些图在上一部分的讨论中也看到了。杂散幅度可以减小至低于ADC频谱中的谐波或其它杂散,超出几百kHz的范围,主程序流程图如图3-10所示。除非适当设计DC-DC转换器布局布线和输出滤波,LDO会“清除”这些开关杂散,一般的想法是,可最大程度减小这些杂散的幅度。