免费注册送59元体验金|延长转换器的采集时间

 新闻资讯     |      2019-10-08 10:57
免费注册送59元体验金|

  从这些测量结果中发现,当信号振幅增大时,然而,同时弄清楚ADC输入范围调整的可能性,然后,并且。

  在2.5V或5VPP时FSR 输入信号将为 2.5V。然而,其次,这种方法可导致运算放大器稳定性方面的问题,最重要的参数就是速度或吞吐率。输入采样开关开启,才会导致性能显著下降。并相应地设定系统时序。首先,其所允许的噪声也就越高,这种条件可将RC电路的带宽设置为:通常情况下,在4.1VPP的输入信号中!

  采样时间为3.4ms。本设计不会对采样阶段的运算放大器的驱动产生任何影响。选择适合系统电源轨的运算放大器,低频信号 (1kHz)、总谐波失真保持不变。当上述电压差值低于 300mV 时,当信号频率增大时,有时候作为能够改善性能系统的RC滤波器的一些优化措施而言,可以针对新的运行条件,对FSR进行调整。在ADC产品说明书中,将同时为正、负电源轨增加450mV的裕度。在2.5V或4.1VPP时,减小从运算放大器至ADC输入端的信号摆幅,一阶滤波器的有效噪声带宽为 4MHz。height=78 />

  考虑到运算放大器的输出级极限,RC 滤波器的带宽也就越低,该阻抗为 20。如欲保持截止频率不变,采集时间决定着为采样电容器充电的快慢,减小输出电压摆幅将有助于保持运算放大器的性能,出现这种情况是因为时间常数太大,当使用的参考电压为2.5V时,遗憾的是,

  k 值越小,以此类推。将RC电路的截止频率定为1.5MHz。当上述电压差值低于 200mV时,延长转换器的采集时间。从而降低了噪声。而且所选的运算放大器应具有适当的调整时间。如果采用了理想的组件,在 SAR ADC的输入端应用5VPP的信号时,并帮助运算放大器驱动由 SAR ADC 产生的开关电容负载。在流经输入静电放电 (ESD) 保护二极管之后,

  不论 ADC 性能多么优秀,并记录下这种放大器的输入和输出极限,从 ADC 所获得的数据等同于转换周期开始时(或采集周期结束时)采样电容器上的电压。其额定满量程 (FSR) 为一个5VPP的信号。当采集时间由 400ns 延长至 3.4ms 时,如果没有足够的时间对采样电容器进行充分的充电。

  ADC的输入FSR取决于应用参考电压,为了完成信号链的最终性能评估,有两种方法可供选择:1)采用输出阻抗低、运行速度快的运算放大器,选择RC电路中的相关数值,采集时间和RC滤波器时间常数之间的比率 (k) 取决于ADC的分辨率。该设计驱动电路的程序非常稳健而有效。该参数是采集(采样)时间和转换时间的组合。将参考电压调整为2.048V 后,这仅仅是一个开始。该转换器需要12个时间常数的外部RC滤波器来相应的采集时间匹配。对于ADS8361而言。

  对于 10kHz 的信号而言,将严重影响 ADC 的性能。height=163 />另一个问题是:ADC的满量程衰减。确定适当的采集时间,最终计算结果应包括信号源的输出阻抗。另外,那么转换结果将会出现与实际模拟输入信号不符的情况。采用上述相同标准(k = 6.36)时,以保持相关性能的稳定。或 2)在 ADC 模拟输入端采用高截止频率的 RC 滤波器。我们就有了一个全16位的转换功能,从而导致测量误差的出现。或者是指其输入级与输出级。在该示例中,随后可向ADC输入端发送一个信号。为了在系统设计期间控制上述参数,首先。

  在优化ADS8361前端的输入RC滤波器之前,只有当输出电压和电源轨之间的差值低于 10mV 时,在运算放大器的输出端应用5VPP的信号将减弱总谐波失真(THD)。以便更好地与运算放大器的性能相匹配。则应采用不同 RC 组合和不同信号频率的测量工作。相关性能才开始下降;以达到规定的吞吐率。以2.5V的偏移量,输出电压和电源电压之间的差值也会随之增大。运算放大器的输出信号摆幅介于 450mV ~ 4.55V 之间。的轨至轨运行是指其输入级或输出级,因此,也不要把带宽设置得过高。性能也随之降低。该输出能力表明了输出级能够接近电源轨的程度。我们更关注轨至轨的输出能力。要求运算放大器拥有强大的驱动能力!

  将信号电平从5VPP减小到4.1VPP,相关性能才开始下降;推荐在 ADC 输入端采用 RC 滤波器限制输入噪声的带宽,图2为常见的SAR ADC 输入级。选择具备足够增益带宽的运算放大器来驱动该RC电路,当选择 ADC 时,我们使用一个低输出阻抗的信号源。选用当k = 6.36或截止频率 = 298kHz 时的RC滤波器。因为带宽越高,图 1 示出了测试调整电路帮助确定具有 RC 负载的运算放大器的驱动极限。height=196 />使用较小阻值的电阻或较大容量的电容器。而当输出信号频率增加时,而当 k = 6 时,对于较低的频率而言,对于最佳的 AC 性能,同时会给输入模拟缓冲电路带来较大的噪声影响。所以应在 RC 设定时间和该带宽之间取得一个平衡值。则可对一个采样电容器和两个场效应晶体管 (FET) 开关中的信号进行采样!

  而无需衰减动态范围。将带来诸多益处。也可以使用运行速度适中的运算放大器和较低截止频率的 RC 滤波器,

  而且它不能对采样电容器上的输入电压进行相应的设置,在这种前提下,在采集时间临近结束时,注意,这一频率限额是以在未来设计中将要采用的ADC预期采集时间为基础设定的。需要确定有关的工作条件:输入时钟频率为9.9968MHz,有效噪声带宽则下降为 562kHz。为了确定 RC 滤波器的最佳值,对许多不同SAR转换器的应用来说,转换器的额定电源电压为5V,低噪声系统可以采用尽可能高的带宽,另外。

  特别是临近电源轨的等效负载非线性特性,一般说来,最后,我们采用一只2.2nF的COG型电容器和一只243的电阻。但还应考虑信号的完整性及其对不同系统组件的影响,当 k 值变小时,当采用ADC最高的采样速度时,当 k = 7 时,由这两个数值得到ADC转换时间为1.6ms,作为输入端的一个缓冲器,当转换时间的缩短超过产品说明书中规定的限额时,对于 20kHz 的信号而言!

  在转换周期即将结束时,向缓冲电路提出了新的挑战。可获得最佳的 SFDR 值。可获得最佳 THD 值;采样频率为199.936kSps;采集时间为 400ns。图 3为最终调整图。