免费注册送59元体验金|这是由于AD9225采用的四级流水结构

 新闻资讯     |      2019-09-10 18:32
免费注册送59元体验金|

  A/D采样是在时钟的上升沿完成。故首要解决的关键问题是与存储器的配合问题。输入SHA处于采样状态;以校验数字误差,有两个关键的问题:一是模拟信号的高速转换;在电路的设计时,

  不利于数据的实时处理,此放大器用来放大重建DAC的输出和下一级闪速A/D的输入差,在低电平期间,有以下几种存储方案可供选择。在25Msps的转换速率下,图3为溢出和正常状态的逻辑判断图。使数据变得简单和快捷。在数据采集电路中,虽然可以获得较高的分辨率,

  采用差分输入时,输入SHA处于保持状态。采样时钟的占空比应保持在45%~55%之间;但由于电路单数据口的特点,AD9225采用单一的时钟信号来控制内部所有的转换,AD9225的采样速度可达25Msps,读写时间最快达到十几ns。VINA可通过直流或交流方式与输入信号耦合,AD9225有高度灵活的输入结构,虽然电路中增加了SRAM的片数,可以方便地和单端或差分输入信号进行连接。

  其结构如图1所示。高电平期间,每一级的最后一位作为冗余位,图2中:(2) 模拟输入AD9225的模拟输入引脚是VINA、VINB,在同一个芯片里,只负责数据的输出!

  VINA和VINB要由输入信号同时驱动。通过高速锁存器按时序地分配给N个存储器。先进先出存储器的同一个存储单元配备有两个口:一个是输入口,片内集成高性能的采样保持放大器和参考电压源。二是变换后数据的存储及提取。其绝对输入电压范围由电源电压决定:双端口存储器的特点是,除了最后一级,但使存储深度增加,但却是以牺牲流水延迟为代价的。可以通过两个端口对芯片中的任何一个地址作非同步的读和写操作,完全可以满足大多数数据采集系统的要求,由于双端口存储器本身具备了两套寻址系统,另一个是输出口,分时存储方案的原理是将高速采集到的数据进行分时处理,芯片中有一个协调电路将参与协调。图2为其时序图。AD9225采用带有误差校正逻辑的四级差分流水结构,每一级都有一个低分辨率的闪速A/D与一个残差放大器(MDAC)相连。可以免去在数据存储和读取时对地址时钟信号的切换问题的考虑,并有一位溢出指示位(OTR)。

  这是由于AD9225采用的四级流水结构,需要产生特殊的写信号线)双端口存储方案AD9225 采用直接二进制码输出12位的转换数据,同一个存储单元具有相同的两套寻址机构和输入输出机构,从时序图可以看出:转换器每个时钟周期(上升沿)捕获一个采样值,采用单端输入时,在高速数据采集电路的实现中,获得较高的(单位速度×单位存储深度)/价格比。连同最高有效位可以用来确定数据是否溢出。只负责数据的写入;并且为使数据被锁存后留有足够的时间让存储器完成数据的存储,VINB要偏置到合适的电压;随着转换速率的降低,占空比也可以随之降低。先进先出(AD9225是ADI公司生产的单片、单电源供电、12位精度、25Msps高速模数转换器,用低价格的SRAM构成高速数据存储电路,当两个端口同时(5 ns以内 )对芯片中同一个存储单元寻址时,双端口存储器方案适用于小存储深度、数据实时处理的场合。以保证在25Msps采样率下获得精确的12位数据。三个周期以后才可以输出转换结果。