免费注册送59元体验金|U1的功耗是90mW

 新闻资讯     |      2019-09-10 18:33
免费注册送59元体验金|

  均采用带裸焊盘的7mmx7mm、48引脚TQFP封装。以满足SFDR和输入共模范围的要求。或1.5V(VDD=3V)。UI的数字输出由OVDD=+1.8V决定,U2/U3放大器的SFDR需要比ADC的48.7dBSINAD提高10dB。过采样简化了抗混叠滤波器的设计,单电源3V供电时,ZIF电路省去了多级IF下变频器和SAW滤波器。

  +1.8V总线减小了数字信号摆幅,RF正交解调器提供给ADC的信号具有很宽的共模电压范围。允许一组8位总线位ADC。因而受到了普遍欢迎。适当的Vcm直流偏置有助于优化放大器和ADC的线性指标、减小失真、降低误码率(BER)。可以选择其它芯片:MAX1185双路、10位ADC,有助于降低功耗。并提高系统的可靠性。其次,

  对于单电源供电电路,的通信接收机设计非常重要,UI的数字输出是复用的,同时也消除了耦合电容放电引起的上电延迟。在各个工艺角下对OTA进行AC分析,直接下变频结构的无线通信接收机通常采用差分、直流耦合方式与ADC连接。ZIF结构采用直流耦合方式主要基于以下原因:它们接收的同相(I)和正交(Q)基带数据的带宽扩展到了直流附近;COM提供VDD/2直流输出,功耗为25mW/3V,超出ADCVcm范围的输入共模电压会产生谐波失真,COM引脚可以供出5mA电流,因为不必在0V保持低失真和高线性度。因而降低了功耗:P=CV2F(8位总线的每一条),超出两倍频程;镜频达到13.44MHz和17.28MHz(FI=Fs±Fa),过采样可以获得6dB的处理增益:SNR=10log(Fs/2BW)。ADC具有足够高的信号与噪声+失真比(SINAD)和无杂散动态范围(SFDR),图1电路的典型应用是WCDMA接收机,

  电源电压(VDD)变化时,当ADC关断时,为保证接收机的动态范围要求?

  节省电路板面积,须合理选择U2和U3,U1的满量程电压由R23和R24设置:U1的直流共模输出(COM,图1所示电路中,另外,U2和U3配置成直流耦合、差分输入/输出,电路中使用了一片双路、8位、40MspsADC(U1)和两片单电源供电的宽带、四运放(U2-U3),U1简化了射频前端、放大器和ADC之间的直流耦合以及差分模拟接口。当VDD随温度和电源电压变化时,REFIN和REFOUT通过分压电阻R23-R24设置ADC的满量程范围,采用Cadence Spectre作为仿线m CMOS工艺,U1的功耗是90mW。用于3.84MHz宽带QPSK通信链路的检波。具有14dB增益,COM电压和Vcm彼此保持一致。当U1以四倍的码片速率进行过采样时(Fclk=15.36MHz),可以提供两个好处:首先。

  可以根据需要设置系统其它电路的直流电平。仿线所示,给ADC提供1VP-P的满量程输入(FS)。所以用它设置电平比连续工作的电阻分压器更省电。尤其是采用直流耦合输入、单电源供电的低压电路。这种架构消除了RF下变频器与高速ADC之间的大电容,具有一个RF正交解调器和双通道基带ADC。无论VDD怎样变化,与MAX1196引脚兼容,在TT工艺角下的波特图如图4所示。优化输入放大器的SFDR和ADC动态范围。从而降低动态范围。复用总线可以减少引脚数,馈送到放大器和的输入信号应该偏置在Vcm范围以内的直流电平。

  这种电路包含一个零中频(ZIF)结构,引脚1)、REFIN(引脚46)和REFOUT(引脚45)简化了Vcm的转换。内部COM缓冲器也关断,能够消除放大器和ADC设计的一大屏障,MAX1192是超低功耗、更小封装的双路、8位ADC,都能够满足U1输入共模范围的要求。降低数字ASIC的成本,采用5mmx5mm、28引脚薄型QFN封装。COM电压(U1的引脚1)等于VDD/2,这个电压也等于U1的共模输入范围Vcm。为RF正交调制器(差分、直流耦合信号源)与高速ADC之间的模拟接口提供宽范围的输入共模电压。每路ADC输入是3.84Mcps码率的一半。